جهش عمودی در تراشه های سیلیکونی و آینده محاسبات

در یک اتاق تمیز در دانشگاه ایلینوی اربانا-شمپین، مهندسان دیگر به دنبال ترانزیستورهای کوچک‌تر و کوچک‌تر نیستند. آن‌ها در حال ساختن به سمت بالا هستند. ویفرهایی را تصور کنید که مانند بلوک‌های شهری مینیاتوری روی هم لایه‌لایه چیده شده‌اند، با خیابان‌های عمودیِ اتصالات به جای گستردگی بی‌پایان افقی. این یک تغییر ساده با پیامدهایی بسیار بزرگ است.

برای دهه‌ها، صنعت نیمه‌هادی پیشرفت خود را به یک ایده گره زده بود: کوچک‌تر کردن ترانزیستورها و جا دادن تعداد بیشتری از آن‌ها روی یک دایِ تخت. این رویکرد حدود 60 سال به‌طرز چشمگیری موفق بود، اما فیزیک سرسخت‌تر شده است. طول گیت و محدودیت‌های مواد اکنون به مقیاس اتمی نزدیک می‌شوند و ظرافت‌های کوانتومی هم به‌سادگی نادیده گرفته نمی‌شوند. پس موج بعدی افزایش چگالی محاسبات از کجا می‌آید؟ بسیاری باور دارند پاسخ در بُعد عمودی است.

یک جهش عمودی برای تراشه‌های سیلیکونی

پژوهشگران UIUC فرایند تازه‌ای را منتشر کرده‌اند که چندین لایه از مدارهای سیلیکونی تک‌بلوری را مستقیماً روی هم می‌چیند. به جای ساخت ویفرهای جداگانه و سپس اتصال آن‌ها، هر لایه عملکردی سیلیکون روی لایه قبلی رشد داده یا در همان‌جا مونتاژ می‌شود. نتیجه، اتصالات عمودی بسیار متراکم‌تر، هم‌ترازی در مقیاس نانومتر، و فاصله لایه‌هایی بسیار کمتر از چیزی است که روش‌های فعلی اتصال اجازه می‌دهند.

شاید این موضوع شبیه یک بهبود تدریجی در مهندسی به نظر برسد، اما چنین نیست. فناوری‌های تجاری سه‌بعدی که امروز استفاده می‌شوند، از حافظه پهن‌باند بالا تا 3D V-Cache شرکت AMD، معمولاً بر اتصال ویفرهای تکمیل‌شده به یکدیگر و استفاده از vias عبوری از سیلیکون به‌عنوان مسیرهای عمودی متکی هستند. این vias در مقایسه حجیم‌ترند و تلورانس هم‌ترازی آن‌ها از چیزی که سازندگان ترجیح می‌دهند سخت‌گیرانه‌تر است. روش UIUC این محدودیت‌ها را با ایجاد اتصالات عمودی ذاتی کاهش می‌دهد و در عین حال ویژگی‌های الکتریکی مطلوب سیلیکون تک‌بلور را حفظ می‌کند.

بازده تولید، عامل نهایی موفقیت یا شکست در کارخانه‌های ساخت تراشه است. در اینجا تیم گزارش کرده که هنگام استفاده از سیلیکون تک‌بلور استاندارد، بازده تولید بین 98 تا 100 درصد بوده است. این اعداد نشان می‌دهند که این روش می‌تواند بدون افت فاجعه‌بار، از آزمایشگاه به خط تولید برسد. همچنین با کوتاه‌تر کردن اتصالات و فراهم کردن مسیر مستقیم‌تر برای عبور سیگنال‌ها میان لایه‌ها، انرژی مصرفی هر محاسبه را کاهش می‌دهد.

دما مدت‌هاست که پاشنه‌آشیل یکپارچه‌سازی لایه‌ای بوده است. ساخت لایه‌های فعال اضافی روی سیلیکون ممکن است لایه‌های پایینی را در معرض مراحل دمای بالا قرار دهد و مدارها را آسیب‌پذیر کند. گروه UIUC یک فرایند سازگار با مدیریت حرارتی طراحی کرده که این فرایند را در محدوده‌های دمایی ایمن نگه می‌دارد و در عین حال مزیت‌های الکتریکی سیلیکون بلوری را حفظ می‌کند. همین ترکیب، یعنی کارایی سیلیکون تک‌بلور همراه با فرایند لایه‌به‌لایه در دمای پایین، این رویکرد را بسیار جذاب می‌کند.

این موضوع برای پردازنده‌ها و حافظه چه معنایی دارد؟ انتظار چند مزیت عملی را باید داشت. نخست، چگالی‌سازی عمودی می‌تواند عمر مؤثر قانون مور را افزایش دهد، زیرا بدون کوچک‌تر کردن ابعاد گیت، ترانزیستورهای بیشتری را در همان سطح جا می‌دهد. دوم، تأخیر میان‌لایه‌ای و توان مصرفی کاهش می‌یابد، چون سیگنال‌ها مسیر کوتاه‌تری را طی می‌کنند. سوم، طراحان تراشه به درجه آزادی تازه‌ای دست پیدا می‌کنند: می‌توانند منطق، حافظه و شتاب‌دهنده‌های تخصصی را به‌صورت یک پشته عمودی سازمان‌دهی کنند، نه اینکه آن‌ها را روی یک صفحه گسترده کنند.

البته مهندسی همیشه مجموعه‌ای از مصالحه‌هاست. مدیریت حرارت، بازده در مقیاس بزرگ و ادغام با اکوسیستم‌های موجود ساخت نیمه‌هادی همچنان چالش‌برانگیزند. اما این پژوهش که داوری همتا شده و در Nature منتشر شده، بحث را از سطح نظریه فراتر می‌برد. این یک نقشه راه است که دیگر تولیدکنندگان و پژوهشگران می‌توانند آن را آزمایش و بهبود دهند.

اگر سیلیکون تک‌بلور بتواند به‌صورت قابل‌اعتماد و بدون آسیب روی هم قرار گیرد، شاید یک مسیر عملی برای دستیابی به توان محاسباتی بیشتر، بدون تکیه بر ترانزیستورهای هرچه کوچک‌تر، پیدا کرده باشیم.

گام‌های بعدی روشن‌اند: تکرار نتایج در کارخانه‌های بزرگ‌تر، آزمودن مرزهای حرارتی در بارهای کاری واقعی، و سازگار کردن ابزارهای طراحی برای فکر کردن در سه بُعد. رقابت برای فشرده‌سازی کارایی بیشتر در همان سطح، هنوز تمام نشده است. فقط اکنون یک جهت تازه پیدا کرده است: رو به بالا.